第1页共36页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第1页共36页简易电子琴的VHDL设计与实现第2页共36页第1页共36页...
第1页共4页编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第1页共4页用VHDL语言在CPLD上实现串行通信引言随着EDA技术得发...
可编程器件及应用---作业一题目：•在网上查找需要PLD或VHDL知识技能的就业职位招聘情况•对照招聘要求，分析可能的就业前景及学习方向。•...
通信与信息工程学院2012/2013学年第二学期软件设计实验报告模块名称二对四译码器专业电子信息工程学生班级B100109学生学号学生姓名指导教师...
基于VHDL的复杂可编程逻辑器件（CPLD）应用技术绪论CPLD/FPGA/ASIC诞生与发展概述一．常见英文缩写解释（按字母顺序排列）：ASIC:Applicati...
集成电路软件设计基于VHDL的数字电子钟系统设计学院信息工程学院班级电科1112姓名闭应明学号2011850057成绩指导老师卫雅芬2013年12月10日目...
一、实验名称数码管显示（一位数码管显示0・9,八位数码管显示学号后八位）二、实验目的1、了解数码管的工作原理。2、学习七段数码管显示译...
同步FIFO之VHDL描述(1)作者：skycanny时间：2007-09-2816:09:38来自：skycanny的笔记浏览次数：1601文字大小：【大】【中】【小】同步FIFO...
四位全加器的VHDL/VerilogHDL实现加法器的分类（一）半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或：只考虑两...
大庆石油学院硬件课程设计大庆石油学院课程设计1课程硬件课程设计题目分别使用原理图和VHDL语言输入方法设计8位全加器院系计算机与信息技术...
