电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问
标签“VHDL”的相关文档,共152条
  • 简易电子琴的VHDL仿真与实现

    简易电子琴的VHDL仿真与实现VIP

    第1页共36页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第1页共36页简易电子琴的VHDL设计与实现第2页共36页第1页共36页...

    2024-11-06发布107 浏览36 页18 次下载642.37 KB
  • 用vhdl语言在cpld上实现串行通信1

    VHDL语言在cpld上实现串行通信1VIP

    第1页共4页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第1页共4页用VHDL语言在CPLD上实现串行通信引言随着EDA技术得发...

    2024-11-06发布122 浏览4 页28 次下载83.63 KB
  • 实验一实用计数器的VHDL设计

    实验一实用计数器的VHDL设计VIP

    实验一实用计数器的VHDL设计

    2024-11-05发布58 浏览35 页11 次下载4.29 MB
  • 人力资源-2022EDA作业一:PLD或VHDL知识技能的就业职位招聘情况1

    人力资源-2022EDA作业一:PLD或VHDL知识技能的就业职位招聘情况1VIP

    可编程器件及应用---作业一题目:•在网上查找需要PLD或VHDL知识技能的就业职位招聘情况•对照招聘要求,分析可能的就业前景及学习方向。•...

    2024-11-04发布163 浏览9 页20 次下载63.11 KB
  • 五人多数表决器VHDL

    五人多数表决器VHDLVIP

    1五人多数表决器的VHDL设计1设计要求(1)五人多数表决逻辑:多数通过;(2)在主持人控制下,10秒内表决有效;(3)设主持人控制键,复位...

    2024-11-04发布148 浏览8 页5 次下载430.13 KB
  • 实验一-实用计数器的VHDL设计

    实验一-实用计数器的VHDL设计VIP

    实验一实用计数器的VHDL设计一.实验目的熟悉quartusII的VHDL文本设计流程全过程,学习计数器的设计,仿真,进一步了解异步的概念。二.实...

    2024-11-03发布114 浏览35 页19 次下载1.98 MB
  • 数字钟VHDL程序

    数字钟VHDL程序VIP

    大连理工大学本科实验报告题目:数字钟的VHDL设计课程名称:数字电路课程设计学院(系):电子信息与电气工程学部专业:电子信息工程班级:...

    2024-11-03发布143 浏览13 页20 次下载608.46 KB
  • (完整word版)2对4译码器VHDL实验报告

    (完整word版)2对4译码器VHDL实验报告VIP

    通信与信息工程学院2012/2013学年第二学期软件设计实验报告模块名称二对四译码器专业电子信息工程学生班级B100109学生学号学生姓名指导教师...

    2024-11-03发布176 浏览9 页30 次下载1.19 MB
  • 基于vhdl的异步串行通信电路设计

    基于VHDL的异步串行通信电路设计VIP

    基于VHDL的异步串行通信电路设计1引言随着电子技术的发展,现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD的出现,使得电子系统的设计者利...

    2024-11-03发布72 浏览9 页24 次下载16.95 KB
  • 基于vhdl的复杂可编程逻辑器件(cpld)应用技术

    基于VHDL的复杂可编程逻辑器件(cpld)应用技术VIP

    基于VHDL的复杂可编程逻辑器件(CPLD)应用技术绪论CPLD/FPGA/ASIC诞生与发展概述一.常见英文缩写解释(按字母顺序排列):ASIC:Applicati...

    2024-11-03发布169 浏览105 页19 次下载103.31 KB
  • 基于vhdl状态机设计的智能交通控制灯

    基于VHDL状态机设计的智能交通控制灯VIP

    基于VHDL状态机设计的智能交通控制灯1设计方案十字路口设计两组交通灯分别控制东西和南北两个方向的交通。如图1所示,当东西方向的红灯亮时...

    2024-11-03发布86 浏览10 页30 次下载428.49 KB
  • 基于VHDL的数字电子钟系统设计

    基于VHDL的数字电子钟系统设计VIP

    集成电路软件设计基于VHDL的数字电子钟系统设计学院信息工程学院班级电科1112姓名闭应明学号2011850057成绩指导老师卫雅芬2013年12月10日目...

    2024-11-03发布187 浏览52 页16 次下载2.45 MB
  • 基于vhdl的fpga串口通信

    基于VHDL的fpga串口通信VIP

    ----本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在--PC机上安装一个串口调试工具来验证程序的功能。--程序实现了一个收发...

    2024-11-03发布167 浏览9 页13 次下载13.31 KB
  • 基于vhdl的电子闹钟设计

    基于VHDL的电子闹钟设计VIP

    基于VHDL的数字闹钟设计摘要:随着EDA技术的发展和应用领域的扩大与深入,EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益...

    2024-11-03发布70 浏览12 页8 次下载157.11 KB
  • 基于VHDL的同步信号产生探讨

    基于VHDL的同步信号产生探讨VIP

    基于VHDL的同步信号产生探讨本文介绍了通过VHDL语言,利用Max-plusⅡ软件设计一个图象同步信号处理电路,产生视频图形信号中的复合同步信号...

    2024-11-02发布94 浏览4 页17 次下载39 KB
  • (VHDL实验报告)数码管显示(一位数码管显示0-9,八位数码管显示学号后八位)

    (VHDL实验报告)数码管显示(一位数码管显示0-9,八位数码管显示学号后八位)VIP

    一、实验名称数码管显示(一位数码管显示0・9,八位数码管显示学号后八位)二、实验目的1、了解数码管的工作原理。2、学习七段数码管显示译...

    2024-10-30发布62 浏览8 页27 次下载246.21 KB
  • 同步FIFO之VHDL描述

    同步FIFO之VHDL描述VIP

    同步FIFO之VHDL描述(1)作者:skycanny时间:2007-09-2816:09:38来自:skycanny的笔记浏览次数:1601文字大小:【大】【中】【小】同步FIFO...

    2024-10-23发布171 浏览15 页25 次下载454 KB
  • 四位全加器的VHDL与VerilogHDL实现

    四位全加器的VHDL与VerilogHDL实现VIP

    四位全加器的VHDL/VerilogHDL实现加法器的分类(一)半加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。或:只考虑两...

    2024-10-23发布70 浏览6 页1 次下载96.5 KB
  • 分别使用原理图和VHDL语言输入方法设计8位全加器

    分别使用原理图和VHDL语言输入方法设计8位全加器VIP

    大庆石油学院硬件课程设计大庆石油学院课程设计1课程硬件课程设计题目分别使用原理图和VHDL语言输入方法设计8位全加器院系计算机与信息技术...

    2024-10-18发布71 浏览15 页21 次下载155 KB
  • 出租车计价器VHDL程序与仿真

    出租车计价器VHDL程序与仿真VIP

    8.22出租车计价器VHDL程序与仿真。--文件名:taxi.hd。--功能:出租车计价器。--最后修改日期:2004.4.9。libraryIEEE;useIEEE.STD_LOGIC_1...

    2024-10-17发布127 浏览5 页27 次下载138 KB
确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部