Verilog 复习题 一、填空题 1. 用 EDA 技术进行电子系统设计的目标是最终完成_ ASIC 的设计与实现。 2. 可编程器件分为 _CPLD_和__FPGA__。 3. 随着 EDA 技术的不断完善与成熟，_自顶向下_的设计方法更多的被应用于 Verilog HDL 设计当中。 4. 目前国际上较大的 PLD 器件制造公司有_ALtera_和_Xilinx_公司。 5. 完整的条件语句将产生_组合_电路，不完整的条件语句将产生_时序_电路。 6. 阻塞性赋值符号为___=____ ，非阻塞性赋值符号为____<=_______ 。 7．有限状态机分为__Moore__和_Mealy_两种类型。 8、EDA 缩写的含义为_电子设计自动化(Electronic Design Au tomation)_ 9．状态机常用状态编码有_二进制_、_格雷码_和_独热码_。 10．Verilog HDL 中任务可以调用_其他任务_和__函数__。 11．系统函数和任务函数的首字符标志为_$_，预编译指令首字符标志为__#__。 12．可编程逻辑器件的优化过程主要是对___速度___和__资源__的处理过程。 13、大型数字逻辑电路设计采用的 IP 核有__软IP__、__固IP___和__硬IP__。 二、选择题 1、已知 “a =1b’1; b=3b'001;”那么{a,b}＝（ C ） (A) 4b'0011 (B) 3b'001 (C) 4b'1001 (D) 3b'101 2、在 verilog 中，下列语句哪个不是分支语句？（ D ） (A) if-else (B) case (C) casez (D) repeat 3、Verilog HDL 语言进行电路设计方法有哪几种（8 分） ①自上而下的设计方法（Top-Down） ②自下而上的设计方法（Bottom-Up） ③综合设计的方法 4、在 verilog 语言中，a=4b'1011，那么 &a=（D ） (A) 4b'1011 (B) 4b'1111 (C) 1b'1 (D) 1b'0 5、在 verilog 语言中整型数据与（ C ）位寄存器数据在实际意义上是相同的。 (A) 8 (B) 16 (C) 32 (D) 64 6、大规模可编程器件主要有 FPGA、CPLD 两类，下列对FPGA 结构与工作原理的描述中，正确的是___C____ 。 A．FPGA 全称为复杂可编程逻辑器件； B．FPGA 是基于乘积项结构的可编程逻辑器件； C．基于 SRAM 的 FPGA 器件，在每次上电后必须进行一次配置； D．在 Altera 公司生产的器件中，MAX7000 系列属 FPGA 结构。 7. 子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化___B______。 ①流水线设计 ②资源共享 ③逻辑优化 ④串行化 ⑤寄存器配平 ⑥...
