组合逻辑电路设计实验报告VIP免费

精选组合逻辑电路设计实验报告1. 实验题目组合电路逻辑设计一：① 用卡诺图设计 8421 码转换为格雷码的转换电路。② 用 74LS197 产生连续的 8421 码，并接入转换电路。③ 记录输入输出所有信号的波形。组合电路逻辑设计二：① 用卡诺图设计 BCD 码转换为显示七段码的转换电路。② 用 74LS197 产生连续的 8421 码，并接入转换电路。③ 把转换后的七段码送入共阴极数码管，记录显示的效果。2. 实验目的（1）学习熟练运用卡诺图由真值表化简得出表达式（2）熟悉了解 74LS197 元件的性质及其使用3. 程序设计格雷码转化：真值表如下：GiGo=D0D1+D0D1=Do㊉ DiG1=D1D2+D1D2=Di㊉ D2精选G3G3Di：c［诚011110000Q P遂：010111oi0100 UDm、、0001:ii10；000■6''A遜.0■6'■i1110■6'•i i100■O'I1 .J卡诺图：精选G2=D2D3+D2D3=D2㊉ D3电路原理图如下：G3=D3U2：B51D410U2:CU2:A4D13HLS110740M)CLK1CLK2PLMRABAfi—8—Al<]A11M2A13AI4——彌..7]i七段码显示：真值表如下BCD3BCD2BCD1ecDO nabcd DDgD0001111110D0010110000U0101101101D0111111□01D10□011□□11D101101101101101011111D11111100001000111111110011111011卡诺图：Sc=D1+D0+D精选Sa=D1+D3+D2D0+D2D0=D1+D3+D0㊉ DSb=D2+D0D1+D0D1=D2+D0㊉ DSd.SB.DE：2DI：＜J000111ia000016111I1 J10iXDi：o、\00'011110-DOCTK1)施i.QK1:矗C:rK卩101O'KXSbseocOlii.10■00 p■011K11 V]XJ10■6'K精选\Di:2Di淖DO0.1U10001010■1:X10XXw1JDi：＜i㈣0111-10oV0-X1o'QX00"QXX1:0：'1XQSd =D3+D1D2+DID0+D1D0D2+D0D2Se=D1D0+D0D精选SfsE，S\D3:20Q：01:11-10緻(1.1i)]01o'<1 J:i逐:o'0XX100Sf=D3+D£o+D£2+DoD2精选、X^3:2Di：o、\.0.00111.10M■0AAi)i0IJi111A.0、Xk:： a1.精选fLfwUE；日LHOALH如LHfcAmLIE_ALLZALM1EU11?LLi恒GLI1gU13AU1QQ,・ua4.程序运行与测试格雷码转化：逻辑分析仪显示波形精选UQQD1Q1D2Q2D3Q3►GLK2 PLMR精选5.实验总结与心得相关知识：异步二进制加法计数器满足二进制加法原则：逢二进一（1+1=10,即 Q 由 1-0 时有进位。）组成二进制加法计数器时，各触发器应当满足：① 每输入一个计数脉冲，触发器应当翻转一次；② 当低位触发器由 1 变为 0 时，应输出一个进位信号加到相邻高位触发器的计数输入端。MR 是异步清零端；PL 是计数和置数控制端；CLK1 和 CLK2 是两组时钟脉冲输入端。D0~D3 是并行输入数据端；Q0~Q3 是计数器...