ARM trace32 内 存 调 试 命 令调 试 方法教程 1 IEEE Standard 1149.1 - Test Access Port and Boundary-Scan Architecture 既然是介绍JTAG调试，还是让我们从IEEE的 JTAG调试标准开始吧。JTAG是 JOINT TEST ACTION GROUP的简称。IEEE 1149.1标准就是由JTAG这个组织最初提出的，最终由 IEEE批准并且标准化的。所以，这个IEEE 1149.1这个标准一般也俗称JTAG调试标准。 接下来的这一部分，主要简单的介绍了TAP (TEST ACCESS PORT) 和 BOUNDARY-SCAN ARCHITECTURE的基本构架。虽然不是很全面，但对了解JTAG的基本原理来说，应该是差不离了。如果希望更全面深入的了解JTAG的工作原理，可以参考IEEE 1149.1标准。 这 篇 文章主要介 绍 ARM JTAG调试的基本 原理。基 本的内容包 括了TAP (TEST ACCESS PORT) 和 BOUNDARY-SCAN ARCHITECTURE 的 介 绍 ， 在 此 基 础 上 ， 结 合ARM7TDMI详细介绍了的JTAG调试原理。 这篇文章主要是总结了前段时间的一些心得体会，希望对想了解ARM JTAG调试的网友们有所帮助。我个人对ARM JTAG的理解还不是很透彻，在文章中，难免会有偏失和不准确的地方，希望精通JTAG调试原理的大侠们不要拍砖，有什么问题提出来，我一定尽力纠正。同时也欢迎对ARM JTAG调试感兴趣的朋友们一起交流学习 2-1 边界扫描 在 JTAG调试当中，边界扫描（Bou ndary -Scan）是一个很重要的概念。边界扫描技术的基本思想是在靠近芯片的输入输出管脚上增加一个移位寄存器单元。因为这些移位寄存器单元都分布在芯片的边界上（周围），所以被称为边界扫描寄存器（Bou ndary -Scan Register Cell）。当芯片处于调试状态的时候，这些边界扫描寄存器可以将芯片和外围的输入输出隔离开来。通过这些边界扫描寄存器单元，可以实现对芯片输入输出信号的观察和控制。对于芯片的输入管脚，可以通过与之相连的边界扫描寄存器单元把信号（数据）加载倒该管脚中去；对于芯片的输出管脚，也可以通过与之相连的边界扫描寄存器“捕获”（ CAPTURE）该管脚上的输出信号。在正常的运行状态下，这些边界扫描寄存器对芯片来说是透明的，所以正常的运行不会受到任何影响。这样，边界扫描寄存器提供了一个便捷的方式用以观测和控制所需要调试的芯片。另外，芯片输入输出管脚上的边界扫描（移位）寄存器单元可以相互连接起来，在芯片的周围形成一个边界扫描链（Bou ndary -Scan Chain）...
