精品文档---下载后可任意编辑1 前言 22 总体方案设计 33 单元模块设计 54 软件设计 94.1 Quartus Ⅱ 简介 94.2 Qartus Ⅱ 设计开发流程 105 系统调试 116 系统功能及指标参数 127 设计总结与体会 138 参考文献 14附录 1 总设计图及仿真图 15附录 2 Verilog HDL 源程序 161 前言在经济和商业高度发达的今日，彩灯已经成为人民日常生活不可或缺的一部分，已经逐渐为越来越多的人们所关注，在家庭中的普及率不断提高，大大的丰富和点缀了人民的生活。彩灯由不同的颜色的 LED 灯组成，通过控制不同颜色的灯的亮与灭，呈现给人们不同的花塑和图案，极大的点缀了单调的都市夜景，让城市成为了多姿多彩的不夜城。当今社会是数字化的社会，也是数字集成电路广泛应用的社会，数字本身在不断的进行更新换代。它由早起的电子管、晶体管、小中规模集成电路进展到超大规模集成电路以及许多具有特定功能的专用集成电路。而 EDA 技术就是以微电子技术为物理层面，现代电子设计为灵魂，计算机软件技术为手段，最终形成集成电子系统或专用集成电路 ASIC 为目的的一门新兴技术。 Verilog HDL 是一种应用较为广泛的 HDL 语言，能对范围广泛的各种复杂的网络在不同的抽象级加以描述，而且在整个设计过程中可使用同一种语言。采纳 Verilog HDL 作为 HDL 综合设计的优点有：标准语言，即设计者可在不同环境下进行设计；仿真和综合均可采纳同一种语言进行；Verilog HDL 中提供的大量的资源模块，简化了设计者的开发工作；由 Verilog HDL描述的源文件既是程序文件又可作为设计的文档。2 总体方案设计彩灯控制器的核心设计部分是彩灯花型的控制模块，显示部分相对比较容易。分频器的设计方法多种多样，我设计的是比较常见的一种。外接 clk 为始终输入基准信号，彩灯节奏的快慢用选择开关 select[1:0]。针对课题要求设计了如图 2.1 所示总体框图。方案比较该设计主要是以 FPGA 为基础，通过硬件描述语言 Verilog HDL 灵活多变的改变彩灯显示的花型以及宽快慢，对此这几了以下两个方案。方案一：总体电路共分三大块。第一块实现时钟信号的产生；第二块实现花型的控制及节拍控制；第三块实现花型的演示。主题框图如图 2.2 所示。精品文档---下载后可任意编辑图八路彩灯设计框图方案二：在方案一的基础上将整体电路分为四个模块。第一块实现花型的演示；第二块实现花型的控制；第三块实现节拍快慢控制；第四...
