精品文档---下载后可任意编辑毕业 设 计（论 文）题目：系别：专业：班级：学生姓名：导师姓名：职称：起止时间：年 月 日至 年 月 日精品文档---下载后可任意编辑西安邮电学院毕业设计(论文)任务书学生姓名廖建军指导老师蒋林职称教授系别计算机科学与技术专业电子信息科学与技术题目2.5GHz PLL 锁定检测电路分析实现任务与要求对 2.5GHz PLL 锁定检测电路进行一定层次的正向设计，在此基础上对反向提取的全定制电路进行分析整理，通过重新设计使其在 SMIC 0.18CMOS 模型下通过晶体管级仿真，要求提交：1、2.5GHz PLL 锁定检测电路工作原理分析报告；2、2.5GHz PLL 锁定检测电路正向设计方案；3、2.5GHz PLL 锁定检测电路反向提取分析整理结果；4、2.5GHz PLL 锁定检测电路 SMIC 0.18CMOS 下的重新设计；5、2.5GHz PLL 锁定检测电路晶体管级仿真报告；6、2.5GHz PLL 锁定检测电路的 Verilog 硬件语言描述。开始日期2024 年 03 月 06完成日期2024 年 06 月 11系主任(签字)2024年01月 26日西安邮电学院毕业设计 (论文) 工作计划学生姓名廖建军指导老师蒋林职称教授系别计算机科学与技术专业电子信息科学与技术题目 2.5GHz PLL 锁定检测电路分析实现_______________________________________________________工作进程第 1 周～完成知识储备，仔细复习模拟 CMOS 集成电路设计方法及其基本理。第 2 周～掌握 PLL 的工作原理，学习 UNIX 操作系统的基本操作，提交毕业设计开题报告。第 3 周～学习 HSPICE 仿真工具的使用和 CANENCE 等 EDA 仿真工具的使用。第 4 周～完成 2.5G HZ PLL 锁定检测电路的正向设计方案，提供 2.5G HZ PLL锁定检测电路的正向设计方案报告。第 5 周～对反向提取的全定制电路进行分析整理。第 6 周～继续对反向提取的全定制电路进行分析整理。第 7 周～提供分析整理报告，并进行中期检查。第 8 周～通过重新设计使其在模型下通过晶体管级仿真。第 9 周～提供模型下通过晶体管级仿真报告。第 10 周～提供 2.5GHz PLL 锁定检测电路晶体管级仿真报告。第 11 周～用 Verilog 硬件描述语言编写检测电路原代码，并进行后期检查。第 12 周～毕业设计论文。第 13 周～完成毕业设计论文。第 14 周～完成毕业设计答辩。主要参考书目(资料)1、 相关论文（电子版）；2、 蒋林：XDD6999 锁相环单元设计方案，2024；3、 CMOS 模拟电...
