总结时序电路的特点

篇一：时序电路实验总结 时序电路实验总结 1． 掌握用仿真工具分析电路的方法： 在电路中增加测试点，通过波形仿真观察终结节点的输出信号，帮助分析电路特性。 2． 修改电路中出现的问题： tj： tj 与 start 反馈信号相与非后（0）直接接入clrn 端，使得7474 的 1q 端 start 信号马上变为0，即输出时钟脉冲t1。。。 t4 为 0。可是start 反馈信号又马上与tj 相与非（1），使clrn 端无效。使其结果不稳定。 3． 最佳修改方案 tj（全停）： tj 取反直接连到clrn，使其7474 的 1q（ start）为0。 zt（暂停）： zt 与 h与非接7474 的 clk。 4． 时序电路的运用 可运用到存储器实验中，不改变原电路而实现连读的功能。通过时序电路输出的节拍脉冲去控制74161（地址计数器）、 72273（地址寄存器）、 lmp-ram-io 中的数据分时在总线上显示。 1． 仿真时控制信号qd、 tj、 dp、 zanting 应展开； 2． 注意几个状态之间的转换，仿真图要看到明显的效果。例如连续运行状态应有两个以上的ti-t4 出现， 3． 暂停应该可以在 t1、 t2、 t3、 t4 的每个节拍上实现。 4． 篇二：数字电路特点归纳 数字电路又可称为逻辑电路，通过与(&)，或(>=1)，非(o)，异或(=1)，同或(=)等门电路来实现逻辑。 ttl 和 cmos 电路：ttl 是晶体管输入晶体管输出逻辑的缩写，它用的电源为5v。 cmos 电路是由 pmos 管和nmos 管 (源极一般接地)组合而成，电源电压范围较广，从1.2v-18v 都可以。 cmos 的推挽输出：输出高电平时n 管截止，p 管导通;输出低电平时n 管导通，p 管截止。输出电阻小，因此驱动能力强。 cmos 门的漏极开路式：去掉p 管，输出端可以直接接在一起实现线与功能。如果用cmos 管直接接在一起，那么当一个输出高电平，一个输出低电平时，p 管和n 管同时导通，电流很大，可能烧毁管子。单一的管子导通，只是沟道的导通，电流小，如果两个管子都导通，则形成电流回路，电流大。 输入输出高阻：在p1 和 n1 管的漏极再加一个p2 管和n2 管， ， 当要配置成高阻时，使得p2 和 n2 管都不导通，从而实现高阻状态。 静态电流：输入无状态反转(高低电平变换)情况下的电流。 动态电流：电路在逻辑状态切换过程中产生的功耗，包括瞬间导通功耗和负载电容充放电功耗两部分。门电路的上升边沿和下降边沿是不可避免的，因此在输入电压由高到低或由低变高的过程中到达vt附近时，...