摘要:本课题设计的主要是基于CPLD/FPGA来实现电子密码锁的设计,主要包括输入、控制和输出三大模块
其中输出部分由显示缓冲器、多路选通器、显示模块、时钟发生器、扫描信号发生器组成
显示缓存器是一个存储量为16位的寄存器,它用于存储LED显示的容
多路选通器用于从显示缓存器中选择出某一个LED的容用于显示
扫描信号用于选择片选信号,片选信号依次并循环地选通各个LED管时钟发生器,通过对全局时钟的分频得到扫描模块所需的时钟
显示模块由七段译码器和七段显示器组成
总体上输出部分电路的设计都是基于VHDL语言来实现的
关键词:电子密码锁 FPGA 硬件描述语言 EDA目录1 引言 22 概述 42
1 MAX+PLUSⅡ 的概述 42
1 设计输入 52
2 设计处理 62
3 设计校验 72
2 MAX+PLUS II 软件的设计流程 82
3VHDL 语言简介 92
1 CPLD/FPGA112
2 VHDL 的优点 123 总体设计 133
1 系统框图 133
2 系统说明 143
1 系统原理 143
2 各部分作用 153
3 总体电路说明 183
1 总体电路图 183
2 总体原理说明 194 单元电路设计 204
1 单元电路图 204
2 原理说明 305 总结 325
1 设计的优缺点 325
2 可以改进的地方 325
3 结语 32参考文献 34致 351 引言随着人们生活水平的提高和安全意识的加强,对安全的要求也就越来越高
锁自古以来就是把守护门的铁将军,人们对它要求甚高,既要安全可靠的防盗,又要使用方便,这也是制锁者长期以来研制的主题
随着电子技术的进展,各类电子产品应运而生,电子密码锁就是其中之一
据有关资料介绍,电子密码锁的讨论从 20 世纪 30 年代就开始了,在一些特别场所早就有所应用
这种锁是通过键盘输