基于 DSP 芯片设计的一种波形发生器 摘 要:介绍了一种利用 DPS TMS320VC5402 和 DAC AD7846 以及PGA205、PGA103 产生任意高精度波形的设计。并提供了具体电路的硬件实现框图以及所需的 DSP 波形产生程序。 关键词:DSP ；AD7846；DSP 源程序 在通信、仪器仪表和控制等领域的信号处理系统中，常常要使用到正弦波以及其他波形发生器。通常可以通过下述两种方法来产生所需波形。一种方法为使用算法直接产生(如正弦波通过泰勒级数展开得到)，这种方法能直接精确地计算出每个角度的波形值，所占的存储空间较小。另一种为查表法，使用这种方法时，假如要有高的精度则要使用很大的表来记录，从而占有较多的存储空间，但是实时性较第一种方法好。我们来主要讨论第二种方法。系统框架结构 该系统主要包括以下几个部分：DSP、DAC、DAC 后端低通滤波电路以及两个数字可编程运放 PGA205、PGA1039(图 1)。系统中 DSP 采纳了 TI 公司的TMS320VC5402，它有一组程序总线和三组数据总线，高度并行性的算术逻辑单元 ALU、专用硬件逻辑片内存储器、增强型 HPI 口和高达 100MHz 的 CPU 频率，可以在一个周期里完成两个读和一个写操作。D/A 采纳了 ADI 公司的一种 16 位、低功耗数模转换器 AD7846，实现了高速同步数模转换。可编程增益放大器采纳的是美国 BB 公司的具有低增益误差的 PGA205 和 PGA103，它们可采纳 4.5V 至18V 的电源工作，通过与 CMOS 与 TTL 兼容的输入端来设定增益，并能提供快速的稳定时间。硬件实现 TMS320VC5402 和 DAC AD7846 是通过 VC5402 的并行 I/O 接口来实现数据交换，通过地址线来对 AD7846 的四个数字逻辑进行控制的。将 cs 和 R/W 均置为低电平常，开始向该 DAC 写数，经过一段延时，将 LDAC 置为高电平，CLR 置为低电平，DAC 进行数模转换，最后，将 R/W 和 CLR 均置为低电平，即将该 DAC锁存器清零。当然，也可以通过 CPLD 来对其进行控制。具体时序图如图 2 所示。 后端运放电路由可编程增益运放 PGA205 和 PGA103 串联组成。该运放电路可提供从 G=1 到 G=800 的可编程增益放大。增益输入端具体输入值详见参考文献[5]真值表。数字输入端可直接与通用的 CMOS 和 TTL 逻辑元件直接接口。逻辑输入端以接地端为基准。假如数字输入端不带锁存器，逻辑输入的改变将立即选择新的增益。逻辑输入的开关时间大约是 0.5 微秒。增益改变的响应时...
