第1页共7页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第1页共7页Aptix-SystemExplorer設計檔案規範說明本文件旨在說明Aptix-SystemExplorer設計檔案(designfiles)之基本資訊,請向CIC申請該項服務者詳細閱讀
第一節「設計檔案規範」敘述設計檔案的結構以及其注意重點,請使用者務必遵循這些規範來撰寫各位的設計檔案;第二節「參考範例」提供一設計檔案之實際範例,以供各位參考
一、設計檔案規範(DesignFileGuideline):使用CIC所提供之Aptix-SystemExplorerMP4CF服務時,使用者所上傳之設計檔案需遵守一定的格式
在目前CIC的規劃下,當使用Aptix-SystemExplorer來進行In-Circuitemulationflow時,使用者可將設計之電路放在MP4CF的FPGA模組內,若電路設計過大,可由幾顆FPGA一起來完成該電路並進行快速雛型硬體仿真(emulation)
雛型硬體仿真時,可經由Agilent16702B邏輯分析儀(請參考16702B使用手冊)的PatternGen模組來送入測試訊號,並由邏輯分析儀模組來量取仿實體電路之反應訊號
當電路設計尚未成熟,僅有部分模組已完成電路實體設計,其餘模組仍為行為描述、不可合成之階段時,或是電路設計過大,MP4CF之FPGA模組無法完全容納,而需要以模組為單位進行電路測試時,可以使用MVPflow(ModuleVerificationPlatform)之HW/SW協同驗證功能來先行驗證部分模組的功能
接下來,本文將以上兩種狀況整合,統一分成「軟體模擬設計區塊」及「硬體模擬設計區塊」以方便說明
使用MVPflow來加速模擬時,使用者需自行將電路設計的HDL程式區分(partition)為軟體模擬及硬體模擬兩大設計區塊