电脑桌面
添加小米粒文库到电脑桌面
安装后可以在桌面快捷访问

Aptix-System Explorer设计档案规范说明VIP免费

Aptix-System Explorer设计档案规范说明_第1页
1/7
Aptix-System Explorer设计档案规范说明_第2页
2/7
Aptix-System Explorer设计档案规范说明_第3页
3/7
第1页共7页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第1页共7页Aptix-SystemExplorer設計檔案規範說明本文件旨在說明Aptix-SystemExplorer設計檔案(designfiles)之基本資訊,請向CIC申請該項服務者詳細閱讀。第一節「設計檔案規範」敘述設計檔案的結構以及其注意重點,請使用者務必遵循這些規範來撰寫各位的設計檔案;第二節「參考範例」提供一設計檔案之實際範例,以供各位參考。一、設計檔案規範(DesignFileGuideline):使用CIC所提供之Aptix-SystemExplorerMP4CF服務時,使用者所上傳之設計檔案需遵守一定的格式。在目前CIC的規劃下,當使用Aptix-SystemExplorer來進行In-Circuitemulationflow時,使用者可將設計之電路放在MP4CF的FPGA模組內,若電路設計過大,可由幾顆FPGA一起來完成該電路並進行快速雛型硬體仿真(emulation)。雛型硬體仿真時,可經由Agilent16702B邏輯分析儀(請參考16702B使用手冊)的PatternGen模組來送入測試訊號,並由邏輯分析儀模組來量取仿實體電路之反應訊號。當電路設計尚未成熟,僅有部分模組已完成電路實體設計,其餘模組仍為行為描述、不可合成之階段時,或是電路設計過大,MP4CF之FPGA模組無法完全容納,而需要以模組為單位進行電路測試時,可以使用MVPflow(ModuleVerificationPlatform)之HW/SW協同驗證功能來先行驗證部分模組的功能。接下來,本文將以上兩種狀況整合,統一分成「軟體模擬設計區塊」及「硬體模擬設計區塊」以方便說明。使用MVPflow來加速模擬時,使用者需自行將電路設計的HDL程式區分(partition)為軟體模擬及硬體模擬兩大設計區塊。其中軟體模擬設計區塊的HDLcode在MP4CF平台中會在SunBlade1000(請參考Aptix-SystemExplorer硬體資料文件)主機上以處理器軟體運算的方式來模擬這設計區塊中的訊號;而硬體模擬設計區塊則經過合成、程式化的動作,下載到FPGA內以硬體計算的方式進行模擬,以減輕主機計算的負載;這兩者之間的訊號則經由MVP之硬體模組作為溝通介面,如下圖一所示。第2页共7页第1页共7页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第2页共7页圖一、透由MVP作HW/SW協同加速模擬示意圖由以上可知,emulationflow時,只有用到MP4CF的硬體模擬功能。因為與MVPflow在同一個平台架構上,所以也可套用MVP的資源,由SunBlade1000灌送測試訊號進行驗證,並與emulationflow的結果互相比對參考,所以emulationflow所使用的檔案結構是MVPflow檔案結構的子集合。故以下僅針對MVPflow的檔案結構進行說明。如前段所述,MVPflow設計檔案結構如圖二所示。圖二中S1.v、S2.v…、Sn.v代表使用者對設計區分出的軟體模擬部分的設計子區塊,若是emulationflow則無這部分區塊。圖二中F1.v、F2.v…、Fn.v則代表使用者對設計區分出的硬體模擬部分的設計子區塊,這些硬體設計子區塊在Aptix-SystemExplorer硬體平台上對應到各個XilinxFPGA模組,而FPGA模組間的連線則是由FPIC來控制(請參考Aptix-SystemExplorer硬體資料文件)。使用者必須提供各硬體模擬子區塊間的連線關係,以便規劃FPIC的功能,完成整個硬體模擬區塊,才以與MVP介面與軟體模擬區塊溝通。圖二中的Exp_Top.v檔即為F1.v到Fn.v所代表FPGA模組連線關係的HDL程式碼。使用者在Aptix-SystemExplorer中也可使用硬體模組(如ARM922T模組及記憶體模組),這些硬體模組也是經由FPIC來進行連線,所以也是掛在Exp_Top.v之下(如圖二所示)。Exp_Top.v所對應的Exp_Top模組即代表整個硬體模擬區塊,其中並無邏輯關係,其作用是規定線路的連接方式。Exp_Top.v必須要滿足RMM文件中5.6.8.的規定。進行模擬用的testbench檔案則直接引用整個硬體模擬區塊模組Exp_Top,並引第3页共7页第2页共7页编号:时间:2021年x月x日书山有路勤为径,学海无涯苦作舟页码:第3页共7页用各軟體模擬子模組(S1.v、S2.v…、Sn.v),由SunBlade1000工作站進行計算,故testbench檔案在Aptix-SystemExplorer設計檔案結構中的角色如圖二所示。由以上可知,使用者除了將電路設計切分成軟體模擬區塊及硬體模擬區塊外,還會因為使用Aptix-SystemExplorer而需增加Exp_Top.v檔,及修改testbench....

1、当您付费下载文档后,您只拥有了使用权限,并不意味着购买了版权,文档只能用于自身使用,不得用于其他商业用途(如 [转卖]进行直接盈利或[编辑后售卖]进行间接盈利)。
2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。
3、如文档内容存在违规,或者侵犯商业秘密、侵犯著作权等,请点击“违规举报”。

碎片内容

Aptix-System Explorer设计档案规范说明

确认删除?
VIP
微信客服
  • 扫码咨询
会员Q群
  • 会员专属群点击这里加入QQ群
客服邮箱
回到顶部