第五章时序逻辑电路102第五章时序逻辑电路教学目标、要求：掌握时序逻辑电路的概念；熟练掌握时序逻辑电路的分析与设计方法；熟练掌握计数器、寄存器和存储器的原理；掌握反馈归零、置数法构成N进制计数器；掌握RAM、ROM、PLD、CPLD的功能及使用方法；了解其电路结构和工作原理，了解FPLA的阵列结构与编程方法。内容提要：时序电路的基本分析与设计方法；计数器；寄存器和存储器；可编程逻辑器件。重点、难点：同步时序电路的一般分析方法；计数器的一般分析方法；；用集成计数器构成N进制计数器；寄存器的工作原理。教学方法：启发式、讨论式、探究时，理论、实验和实际应用有机结合。教学学时：12学时概述一、时序电路的特点组合逻辑电路基本单元是门电路，没有记忆功能；时序逻辑电路——电路任何一个时刻的输出状态不仅取决于当时的输入信号，还与电路的原状态有关。时序电路中必须含有具有记忆能力的存储器件。时序电路结构框图如图5.1所示。图5.1时序逻辑电路结构方框图时序逻辑电路由组合电路和存储电路两部分构成。二、时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。tkQQQWWWHQrjQQQXXXGWmiQQQXXXFYnqnnrknknqnnpjjnqnnpii,,2,1),,,;,,,(,,2,1),,,;,,,(,,2,1),,,;,,,(2121121212121输出方程、激励方程、状态方程第五章时序逻辑电路103三、时序电路的分类1、按逻辑功能划分有：计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等2、按其状态改变方式可分为两种类型。同步时序逻辑电路：电路中的存储器件为时钟控制触发器，各触发器共用同一时钟信号，即电路中各触发器状态的转移时刻在统一时钟信号控制下同步发生。异步时序逻辑电路：电路中的存储器件可以是时钟控制触发器、非时钟控制触发器或延时元件。电路没有统一的时钟信号对状态变化进行同步控制，输入信号的变化将直接引起电路状态的变化。3、按照电路输出与输人、状态的关系，时序逻辑电路有两种结构模型。米利（Mealy）型：米利型时序电路的输出不仅与现态有关，而且还决定于电路当前的输入。莫尔（Moore）型：穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。5.1时序电路的基本分析和设计方法一．时序电路的的基本分析方法（一）分析步骤1．根据给定的时序电路图写出下列各逻辑方程式：（1）各触发器的时钟方程。（2）时序电路的输出方程。（3）各触发器的驱动方程。2．将驱动方程代入相应触发器的特性方程，求得各触发器的次态方程，也就是时序逻辑电路的状态方程。3．根据状态方程和输出方程，列出该时序电路的状态表，画出状态图或时序图。4．根据电路的状态表或状态图说明给定时序逻辑电路的逻辑功能。（二）分析举例【例1】分析时序电路第五章时序逻辑电路104（1）时钟方程：CPCPCPCP012输出方程：nnQQY21驱动方程：nnnnnnQKQJQKQJQKQJ202001011212（2）求状态方程JK触发器的特性方程：nnnQKQJQ1将各触发器的驱动方程代入，即得电路的状态方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ202020000100101011111112121222212（3）计算、列状态表nnnnnnnnQQYQQQQQQ21210011112（4）画状态图及时序图第五章时序逻辑电路105（5）有效态和无效态有效态：被利用的状态；有效循环：有效态形成的循环（如上图中的a循环）；无效态：未被利用的状态；无效循环：无效态形成的循环（如上图中的b循环）；能自启动：虽存在无效态，但它们未形成循环，能够回到有效状态；不能自启动：无效态之间形成无效循环，无法回到有效状态。本电路存在无效循环，电路不能自启动。（6）逻辑功能有效循环的6个状态分别是0～5这6个十进制数字的格雷码，并且在时钟脉冲CP的作用下，这6个状态是按递增规律变化的，即：000→001→011→111→110→100→000→⋯所以这是一个用格雷码表示的六进制同步加法计数器。当对第6个脉冲计数时，计数器又重新从000开始计数，并产生输出Y＝1。【例２】分析时序电路第五章时序逻...
