计算机硬件课程设计设计报告学号: 姓名：成绩：学号: 姓名：成绩：东南大学计算机科学与工程系二 0 10 年11 月一、设计名称：My CPU 的设计二、本设计的主要特色：1、熟悉挂总线的逻辑器件的特性和总线传送的逻辑实现方法。2、掌握半导体静态存储器的存取方法。三、设计方案：1. 数据格式 —— 8 位二进制定点表示2. 指令系统—— CPU 的指令格式尽量简单规整，这样在硬件上更加容易实现。7 条基本指令：输入 /输出，数据传送，运算，程序控制。指令格式：两种寻址方式：寄存器寻址操作码R 目R 源7 6 5 4 3 2 1 0 直接地址寻址，由于地址要占用一个字节，所以为双字节指令。操 作 码R 目R 源内存地址7 条机器指令：操作码寻址方式7 6 5 4 3 2 1 0 IN R 目：从开关输入数据到指定的寄存器R 目。0 0 0 1 R 目0 0 OUT R 源： 从指定的寄存器R 源中读取数据送入到输出缓冲寄存器，显示灯亮。0 0 1 0 0 0 R 源ADD R 目，R 源： 将两个寄存器的数据相加，结果送到R 目。0 1 0 1 R 目R 源JMP address : 无条件转移指令。0 1 1 0 0 0 0 0 Address（内存地址）HALT : 停机指令。0 1 1 1 0 0 0 0 LD R 目，address : 从内存指定单元中取出数据，送到指定寄存器R目。0 0 1 1 R 目0 0 Address（内存地址）ST address , R 源: 从指定的寄存器R 源中取出数据， 存入内存指定单元。0 1 0 0 0 0 R 源Address（内存地址）3. CPU 内部结构4.数据通路设计根据指令系统， 分析出数据通路中应包括寄存器组、存储器、运算器、多路转换器等，采用单总线结构。通用寄存器组：运算器：存储器：多路转换器：输出缓冲器：5． 控制器设计控制通路负责整个CPU 的运行控制，主要由控制单元和多路选择器MUX 完成。在每一个时钟周期的上升沿指令寄存器IR 从内存中读取指令字后， 控制单元必须能够根据操作码，为每个功能单元产生相应主控制信号，以及对ALU 提供控制信号。对于不同的指令，同一个功能单元的输入不同， 需要多路选择器MUX 来对数据通路中功能单元的输入进行选择。程序计数器 PC：指令寄存器 IR：指令译码电路：脉冲源及起停控制线路：时序信号产生部件：Sequence1内部电路：四、完成的任务1、补充了译码电路；2、修改了时序电路，满足教材要求；3、编写指令的微程序；指令的微程序lodpc (1000 0000)： C00100 310080 送数...
