了DDR存储器， DDR是Double Data Rate的缩写，意为双倍数据速率。普通的SDRAM只是在时钟的上升沿进行一次数据传输，而DDR SDRAM可以在时钟的上升及下降沿各进行一次数据传输，从而达到双倍数据传输速率的效果。 数字机顶盒工作时有大量的数据在DDR和CPU之间高速传输，要想确保产品能长期稳定地工作，首先要可靠地传输各种信号，当DDR数据速率高达几百Mb/s时，数据窗口非常短，使得PCB布局和布线成为新的挑战，若设计不合理将会破坏信号完整性，使数据、地址和控制信号产生畸变或定时错误，严重时将导致系统误工作甚帘览！１收咴啻斡龅礁咔迨只ズ心涿畹乃阑窒螅魇苑浅＠眩涓驹蚴切藕磐暾晕侍狻?/P> DDR信号的特点 以海力士公司的HY5DU561622CT为例，介绍 DDR信号的基本特点。该芯片时钟脉冲频率200MHz，时钟周期为5ns，如图 1所示。由于数据是在CK的上升和下降沿触发，使数据传输周期缩短了一半，每引脚的最大数据传输率达400Mb/s。为了确保数据的正确传输，要求CK的上下沿间距要有精确的控制。但因为温度、器件性能变化等原因，CK上下沿间距可能发生变化，这时与其反相的/CK就能起到纠正偏差的作用，当CK出现上升快下降慢的情况时，相应的/CK则是上升慢下降快，起到触发时钟校准的作用，这是DDR采用差分时钟的优点。 图 1 DDR读操作时序图 DDR与普通SDRAM的另外一个差别是增加了数据选通脉冲 DQS信号，在接收端使用 DQS来读出相应的数据DQ，上升沿和下降沿都有效。DQS和DQ都是三态信号，在PCB走线上双向传输，读操作时，DQS信号的边沿在时序上与 DQ的信号边沿处对齐，而写操作时，DQS信号的边沿在时序上与 DQ信号的中心处对齐。 信号完整性的概念 信号完整性（Signal Integrity，简称SI）指信号在电路中以正确的时序和幅度做出响应的能力，可理解为信号在线路上的传输质量。信号完整性问题与信号时序、信号在传输线上的传输延迟、信号波形的失真程度等密切相关。高速 DDR设计应全面考虑信号完整性问题，破坏信号完整性的主要原因有反射、串扰和地弹等。在高频 PCB设计中要认真考虑时钟线、信号线、电源分配和地线回路，还要考虑噪声容限、负载匹配和传输线效应等因素，随着信号工作频率的不断提高，信号完整性问题已经成为设计高速 DDR电路关注的焦点。下面具体分析信号完整性问题的产生及解决方法。 避免对信号完整性的影响 1 反射 反射（Reflection）会使合成信号形成过冲，导致信号波形在逻...
