习题触发器和时序逻辑电路VIP免费

第21章时序逻辑电路S13101B在逻辑电路中，任意时刻的输出状态仅取决于该时刻输入信号的状态，而与信号作用前电路的状态无关，这种电路称为。因此，在电路结构上一般由组合而成。解：组合逻辑电路，门电路S13102B在任何时刻，输出状态仅仅决定于同一时刻各输入状态的组合，而与电路以前所处的状态无关的逻辑电路称为，而若逻辑电路的输出状态不仅与输出变量的状态有关，而且还与系统原先的状态有关，则称其为。解：组合逻辑电路，时序逻辑电路。S13102I在同步计数器中，各触发器的CP输入端应接时钟脉冲。解：同一S13201B有四个触发器的二进制计数器，它的计数状态有()。A.8B.16C.256D.64解：BS13104B个逻辑电路，如果某一给定时刻t的输出不仅决定于该时刻t的输入，而且还决定于该时刻前电路所处的状态，则这样的电路称为电路。解：时序S13105B一个逻辑电路，如果某一给定时刻t的稳态输出仅决定于该时刻的输入，而与t前的状态无关，则这样的电路称为电路。解：组合S13106B按触发器状态更新方式划分，时序电路可分为和两大类。解：同步、异步S13108B计数器中有效状态的数目，称为计数器的。解：模或长度S13106N如图所示电路是步进制计数据。解：异，十六S13107N如图所示电路是步，长度为的法计数器。解：异，8，加S13108N在如图所示电路中，若将第二级、第三级触发器的CP改接在21QQ、上，则该电路是步，长度为的法计数器。解：异，8，减S13110N如图所示电路是步，长度为的法计数器。解：异，4，加S13111N如图所示电路是步，长度为的法计数器。解：异，8，减S13103G电路如图所示，若在输出端Y得到10kHz的矩形波，则该电路时钟脉冲CP的频率是。解：40kHzS13104G同步十进制计数器74160的功能表如表所示，根据功能表可知，由74160芯片构成的如图所示电路，其长度为的计数器。四位同步十进制计数器74160的功能表解：8S13105G对如图所示电路，若将0123DDDD连接为0010，则该计数器的为长度为。若将0123DDDD连接为0100，则该电路是长度为的计数器。解：6，4S13106G由74160构成的计数器如图所示，则该电路是长度为的计数器。解：7CPDRLDEPET工作状态×0×××置零↑(上升沿)10××预置数×1101保持×11×1保持(C=0)↑(上升沿)1111计数S13110G电路如图所示，该电路是步，长度为的计数器，电路自启动。解：同，3，能够S13401B分别用方程式、状态转换图和时序图，表示如图所示电路的功能。解：(1)方程式：驱动方程：11J，11K；nQJ12，nQK12；输出方程：nnQQY21，状态方程：nnnnnnnnnQQQQQQQQQ11121212112；(2)状态图如图(a)(3)时序图如图(b)S13401G如图所示电路。写出它的方程式，画出状态转换图和时序图，并说明电路的功能。解：(1)方程式：驱动方程：131212133121,,1,,1QKQKKQQJQQJJ；状态方程：nnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQKQJQ31321333313212312222121111111；(2)状态图(3)时序图(4)功能说明：该电路是同步六进制递增计数器。计数器。S13402B分析下图时序电路的逻辑功能，写出电路驱动方程、状态方程，画出状态转换图。解：驱动方程：nQJ21，11K，nQJ12，12K；状态方程：nnnQQQ2111，nnnQQQ2112；状态转换图：S13402G分析电路(1)问该电路是同步电路还是异步电路(2)画出状态转换图，并说明电路的逻辑功能。(3)若三个触发器都换成用下降沿触发的JK触发器，要实现同样的功能电路如何联接解：(1)异步时序电路。(2)逻辑功能为：三位进制加法计数器。(3)电路如下图所示：S13402I分析图中所示的时序电路。写出电路的驱动方程和状态方程；画出完整的状态转换图，画出时序图(至少有六个CP)。假设触发器的初态均为0。解：31QJ，11KnnnQQQ1311驱动方程：122QKJ；状态方程：nnnnnQQQQQ212112；213QQJ，13KnnnnQQQQ32113状态转换图(a)，时序图(b)。S13402N电路如图所示，画出状态图，检查电路能否自启动。并说明电路的逻辑功能。解：(1)状态转换图：(2)电路可自启动。(3)电路为同步五进制加法计数器。32QQYS13502G试分析图中所示电路的功能，画出状态转换图和在CP作用下输出端的波形图。解：1,1321KQQJnn驱动方程：31212,nnnQQKQJ133KJ113211CPQQQQnnnnCPCPCP21状态方程：22312112CPQQQQQQnnnnnn33...