第6章 门电路和组合逻辑电路VIP免费

第6章门电路与组合逻辑电路2第6章门电路和组合逻辑电路6.1数字信号、数制与码制6.2逻辑函数及其化简6.3逻辑门电路6.4组合逻辑电路36.1数字信号、数制与码制6.1.1数字信号数字信号是在时间和数值上都离散的信号有0、1两个数值数字信号是在时间和数值上都离散的信号有0、1两个数值数字信号是一种跃变的脉冲信号，持续时间短数字信号传输可靠，易于存储，抗干扰能力强，稳定性好最常见的矩形波和尖顶波，如上图所示4实际的矩形波并不那么理想，上升沿和下降沿不是很陡峭，实际的矩形波如图所示，图中标明了脉冲波形的几个主要参数。实际的矩形波并不那么理想，上升沿和下降沿不是很陡峭，实际的矩形波如图所示，图中标明了脉冲波形的几个主要参数。脉冲幅值Um：脉冲波形最大值脉冲周期T：相邻两个脉冲信号上升沿（或下降沿）上，脉冲幅度的10%两点之间的时间间隔脉冲上升时间tr：脉冲从幅值的10%处上升到幅值的90%处所需的时间值。脉冲下降时间tf：脉冲从90%幅值下降到10%幅值所需的时间脉冲宽度tp：脉冲波形上升到50%Um至下降到50%Um所需的时间。6.1数字信号、数制与码制56.1数字信号、数制与码制6.1.2数制及其转换iiDkN任意进制（N进制）计数的一般形式十进制规则：用N来取代此式中的10，其中低位和相邻高位之间的关系是“逢十进一”10114.8110410810二进制规则：二进制是以2为基数的计数进位制。在二进制中仅有0和1两个数码。二进制的关系是“逢二进一”，即1+1=10。66.1数字信号、数制与码制八进制八进制规则：八进制采用0～7这8个数码，是以8为基数的计数进位制。八进制的进位规律是“逢八进一”。八进位制可以转换为十进制数，例如规则：八进制采用0～7这8个数码，是以8为基数的计数进位制。八进制的进位规律是“逢八进一”。八进位制可以转换为十进制数，例如101810(52.6)582868(42.75)十六进制规则:十六进制的进位关系是“逢十六进一”，有0～9，并且用A、B、C、D、E、F（字母不区分大小写）这6个字母来分别表示10、11、12、13、14、15。十六进制可以转换为十进制数，例如规则:十六进制的进位关系是“逢十六进一”，有0～9，并且用A、B、C、D、E、F（字母不区分大小写）这6个字母来分别表示10、11、12、13、14、15。十六进制可以转换为十进制数，例如1011610(E7.A)14167161016(231.625)76.1数字信号、数制与码制采用“除2取余”整数部分十进制转换成十六进制步骤如下用2整除十进制整数，可以得到一个商和余数；再用2去除商，又会得到一个商和余数，如此进行，直到商为0时为止，然后把先得到的余数作为二进制数的低位有效位，后得到的余数作为二进制数的高位有效位，依次排列。86.1数字信号、数制与码制采用“乘2取整”法小数部分十进制转换成十六进制步骤如下用2乘十进制小数，可以得到积，将积的整数部分取出，再用2乘余下的小数部分，又得到一个积，再将积的整数部分取出，如此进行，直到积中的小数部分为零，此时0或1为二进制的最后一位，或者达到所要求的精度为止。96.1数字信号、数制与码制【例6.1.1】将十进制数25.125转换为二进制数。故整数部分为(25)10=(11001)2整数部分采用“除基取余”得到整数部分采用“除基取余”得到小数部分采用“乘基取整”得到小数部分采用“乘基取整”得到故小数部分为(0.125)10=(0.001)2将上述两部分相加，综合可得(25.125)10=(11001.001)2106.1数字信号、数制与码制102216(25.125)(11001.001)(00011001.0010)(19.2)十进制转换成十六进制与十进制转换成二进制类似，只要把整数部分的除2改成除16，小数部分的乘2改成乘16即可。十进制转换成十六进制116.1数字信号、数制与码制用二进制数表示一位十进制数的编码，称为二-十进制码，即BCD码。其中8421码是BCD码中最常用的代码，从高位到低位的权值分别为8、4、2、1。上表所示为8421的代码表。BCD（BinaryCodedDecimal）码BCD（BinaryCodedDecimal）码十进制数BCD十进制数BCD00000501011000160110200107011130011810004010091001126.1数字信号、数制与码制【例6.1.2】求二进制数10001.01对应的BCD8421...