第六章时序逻辑电路【题6
24】图P6
24所示电路时用二~十优先编码器74LS147和同步十进制计数器74160组成的可控分频器,试说明当输入信号、、、、、、、、分别为低电平时由Y输出的脉冲频率各为多少
已知CLK端输入脉冲频率为10kHZ
74LS147的功能表如表4
3所示,74160的功能表见表见表6
解:74160的状态转换图如A6
24所示;当A=0时74LS147的输出为,74160的数据输入端则状态转换顺序将如图所示,即成为九进制计数器
输出的脉冲Y的频率为CLK频率的1/9
以此类推可得:1110'0'1'2'3YYYY00010123DDDD低电平输入端1/91
111/81
251/71
431/61
671/521/42
331/2500【6
29】设计一个序列信号发生器电路,使之在一系列CLK信号作用下能周期性地输出“0010110111”的序列信号
解:方案:十进制计数器和8选1数据选择器十进制计数器选用74160,则计数器状态与输出Z之间的关系真值表如右图所示
QQQQ0123选用8选1数据选择器74HC151,则它的输出逻辑式为:由真值表写出Z的逻辑式,并化成与上式对应的形式得到令则数据选择器的输出Y即所求之Z
所得电路图如下图所示:)()()()(01'23'01'220’1'21'0'1'20AAADAAADAAADAAADY)()()()(0127'01260'125’0'124AAADAAADAAADAAAD)(0)()()(01'2'01'2'30’1'23'0'1'23QQQQQQQQQQQQQQQZ)()(0)()(012'3'0120'12'3’0'12'3QQQQQQQQQQQQQQQQDDQAQAQA310001122,,,0,63'37542