ispLEVER 培 训 教 程 上 海 莱 迪 思 半 导 体 公 司 市 场 部 2002 年 12 月 英文网址 http://www.latticesemi.com 中文网址http://www.latticesemi.com.cn 或 http://www.lattice.com.cn PAGE 1 目 录 第一节 ispLEVER 简介 第二节 ispLEVER 开发工具的原理图输入 第三节 设计的编译与仿真 第四节 硬件描述语言和原理图混合输入 第五节 ispLEVER 工具中 VHDL 和 Verilog 语言的设计方法 第六节 ispVM System在系统编程的软件平台 第七节 约束条件编辑器Constraint Editor的使用方法 附录一 ispLEVER System 上机实习题 附录二 ispLEVER 软件中文件名后缀及其含义 PAGE 2 第 一 节 ispLEVER 简 介 ispLEVER 是 Lattice 公司最新推出的一套 EDA 软件设计输入可采用原理图硬件描述语言混合输入三种方式能对所设计的数字电子系统进行功能仿真和时序仿真编译器是此软件的核心能进行逻辑优化将逻辑映射到器件中去自动完成布局与布线并生成编程所需要的熔丝图文件软件中的 Constraints Editor 工具允许经由一个图形用户接口选择 I/O 设置和引脚分配软件包含 Synolicity 公司的Synplify综合工具和 Lattice 的 ispVM 器件编程工具ispLEVER 软件提供给开发者一个简单而有力的工具用于设计所有莱迪思可编程逻辑产品软件支持所有 Lattice 公司的 ispLSI MACHispGDXispGALGAL 器件ispLEVER 工具套件还支持莱迪思新的 ispXPGATM和 ispXPLDTM产品系列并集成了莱迪思 ORCA Foundry 设计工具的特点和功能这使得 ispLEVER 的用户能够设计新的 ispXPGA 和 ispXPLD 产品系列ORCA FPGA/FPSC 系列和所有莱迪思的业界领先的 CPLD 产品而不必学习新的设计工具 软件主要特征 1. 输入方式 * 原理图输入 * ABEL-HDL 输入 * VHDL 输入 * Verilog-HDL 输入 * 原理图和硬件描述语言混合输入 2. 逻辑模拟 * 功能模拟 * 时序模拟 3. 编译器 * 结构综合映射自动布局和布线 4. 支持的器件 * 含有支持 ispLSI 器件的宏库及 MACH 器件的宏库TTL 库 * 支持所有 ispLSIMACHispGDXispGALGALORCA FPGA/FPSCispXPGA 和 ispXPLD器件 5. Constraints Editor 工具 * I/O 参数设置和引脚分配 6. ispVM 工具 * 对 ISP 器件进行编程 软件支持的计算机平台 PC: Windows 98/NT/2000/XP PAGE 3 第二节 ispLEVER 开...
