数电实验复习2025

一．编码器与译码器1、编码器与其级联:2、译码器与其级联:3、实验内容二、用两块 74LS138(3—8 线译码器)级联实现 4—16 线译码器,画出连线图并验证其逻辑功能(记录真值表)。三、用 74LS138 与 74LS20 双与非门设计下面得多输出函数,画出逻辑电路图并画出真值表。四、一把密码锁有三个按键,分别为 A、B、C。 当三个键都不按下时,锁打不开,也不报警; 当只有一个键按下时,锁打不开,但发出报警信号; 当有两个键同时按下时,锁打开,也不报警; 当三个键同时按下时,锁被打开,但要报警。 试使用 74LS138 与 74LS20 双与非门实现此逻辑电路并画出真值表五、思考题: 设计一个 5–32 得二进制译码器 提示:用四片 74LS138 及一片 74LS139(2–4 译码器)组成一个树状结构得级联译码器。用74LS139 得输入端做 5–32 译码器高二位输入端,74LS138 得译码输入端做 5–32 译码器得低三位输入端。(注:74LS139 就是低电平输出)二．数字钟1.2 、 就是否六进制到九进制 , 每一个都可以不加器件用 74LS90 置零与置九实现？ 请一一推断 , 并写出能够实现得规律？ 答 : 六进制可以实现已经证明 ; 七进制 , 若采纳置零法 , 在 7(0111) 状态异步置零 , 不加 器件不能实现 , 若置九 , 在 6(0110) 状态置九 ,QB 、 QC 分别反馈至 R91 、 R92, 即不 加器件可以实现 ; 八进制 0 — 7, 若置零在 8(1000) 异步置零 , 可以 R01 接高电平 ,QD 接回 R02, 若置九则在 7(0111) 状态置九 , 不加器件不能实现 ; 九进制 0 — 8, 若采纳置 零法 , 在 9(1001) 状态异步置零 ,QA 、 QD 分别接回 R01 、 R02, 可以实现 , 若采纳置 九法 , 则在 8(1000) 状态置九 , 可以 R91 接高电平 ,QD 接回 R02, 便可实现九进制。 规律 : 设置置零或者置九得状态得 BCD 码中 1 得个数少于两个 , 则不加器件用 74LS90 可以实现 , 否则不能实现。 用 74LS90 实现 6 进制计数,逻辑电路图如下:用两片 74LS90 实现 100 进制,15 进制计数,逻辑电路图如下:用 74LS90 实现 15 进制计数,画出逻辑电路图。注意:对于 M 进制,M 数值用于清零,计数为 0到 M-1。实验内容:1、分别验证 74LS90 实现 2、 5、10 进制计数器  分别记录计数状态转换图2、用一块 74LS90 实现 8 进制得计数器 画出电路逻辑简图并记录计数状态转换图3、用两块 74LS90...