第七章常用时序逻辑功能器件7-1选择题1.同步计数器和异步计数器比较,同步计数器的显著优点是
工作速度高B
触发器利用率高C
不受时钟CP控制
2.把一个五进制计数器与一个四进制计数器串联可得到进制计数器
203.下列逻辑电路中为时序逻辑电路的是
变量译码器B
数码寄存器D
数据选择器4
N个触发器可以构成最大计数长度(进制数)为的计数器
N个触发器可以构成能寄存位二进制数码的寄存器
2N6.五个D触发器构成环形计数器,其计数长度为
327.同步时序电路和异步时序电路比较,其差异在于后者
没有触发器B
没有统一的时钟脉冲控制C
没有稳定状态D
输出只与内部状态有关8.一位8421BCD码计数器至少需要个触发器
欲设计0,1,2,3,4,5,6,7这几个数的计数器,如果设计合理,采用同步二进制计数器,最少应使用级触发器
810.8位移位寄存器,串行输入时经个脉冲后,8位数码全部移入寄存器中
107-2判断题(正确打√,错误的打×)1.同步时序电路由组合电路和存储器两部分组成
()2.组合电路不含有记忆功能的器件
()3.时序电路不含有记忆功能的器件
()4.同步时序电路具有统一的时钟CP控制
()5.异步时序电路的各级触发器类型不同
()6.环形计数器在每个时钟脉冲CP作用时,仅有一位触发器发生状态更新
()7.环形计数器如果不作自启动修改,则总有孤立状态存在
()8.计数器的模是指构成计数器的触发器的个数
()9.计数器的模是指对输入的计数脉冲的个数
()10.D触发器的特征方程Qn+1=D,而与Qn无关,所以,D触发器不是时序电路