SARADC调研报告资料VIP免费

逐次逼近寄存器型ADC调研报告课程名称：数模混合集成电路设计专业（年级）：集成电路设计与集成系统（2011）组员（学号）：王德华（20112154）崔强（20112152）朱凤龙（20112143)提交日期：2014年10月13日一、组员分工查阅文献情况：序号组员姓名（学号）所查阅文献<格式：文献名称，作者，出版期刊名称，出版年，刊号（卷号）：起始页数-终止页数>1王德华（20112154）参考文献[1-1]：低功耗高精度逐次逼近型模数转换器的设计,袁小龙；赵梦恋；吴晓波；严晓浪,浙江大学学报,2005-10,第40卷12期,1-4页参考文献[1-2]：逐次比较式A/D转换器的教学研究，惠星星，佳木斯教育学院学报，2012-06，116期，163-164页参考文献[1-3]:Analysisanddesignofhighperformancefrequency-interleavedADC,QiuLei,IEEE,Year:2013,116,Page:2022-2025参考文献[1-4]：DigitallyCalibrated768-kS/s10-bMinimum-SizeSARADCArrayWithDithering,惠星星,IEEE,Year:2012,12933499,Page:2129-21402崔强（20112152)参考文献[2-1]：用于SOC系统的逐次逼近型ADC设计,龙善丽；殷勤；吴建辉；王沛,固体电子学研究与进展,2007-08,第27卷第3期,382-383页参考文献[2-2]：一种基于蓝牙射频电路可测性设计的8位逐次逼近型ADC，陈坚；洪志良，应用科学学报，2004-12，第22卷第4期，475-476页参考文献[2-3]：IncreasingtheADCprecisionwithoversamplinginaflashADC,Abumurad,A.Dept.ofComput；Sci.&Eng.,PennsylvaniaStateUniv.,UniversityPark,PA,USA；KyusunCho,IEEE,Year:2012-10,13357010,Page:1-4参考文献[2-4]：A100MHzS/s,7bitVCO-basedADCwhichisusedintimeinterleavedADCarchitectures,RuihaoSi;Inst.ofMicroelectron.,TsinghuaUniv.,Beijing,China;FuleLi;ChunZhangIEEE,Year:2012,12746017,Page:4-73朱凤龙（20112143)参考文献[3-1]：逐次逼近模数转换器的研究及设计，赵常昊，[D]，电子科技大学，2010年，03期，11-15页参考文献[3-2]：一种8通道12位逐次逼近式A/D转换器的设计，彭新芒；杨银堂；朱樟明，电子工程师，2007年，04期，19-23页参考文献[3-3]：A40-GHz-bandwidth,4-bit,time-interleavedA/Dconverterusingphotoconductivesampling,Urata,R.,Solid-StateCircuits,Year:2004,Page:2021-2030参考文献[3-4]：DesignofAnalogCMOSIntegradedCircuit，BehzadRazavi,Year：2010，Issue:5，Page：370-420引言逐次逼近寄存器型(SAR)模拟数字转换器(ADC)是采样速率低于5Msps(每秒百万次采样)的中等至高分辨率应用的常见结构。SARADC的分辨率一般为8位至16位，具有低功耗、小尺寸等特点。这些特点使该类型ADC具有很宽的应用范围，例如便携/电池供电仪表、笔输入量化器、工业控制和数据/信号采集等。顾名思义，SARADC实质上是实现一种二进制搜索算法。所以，当内部电路运行在数兆赫兹(MHz)时，由于逐次逼近算法的缘故，ADC采样速率仅是该数值的几分之一。1.SARADC的架构尽管实现SARADC的方式千差万别，但其基本结构非常简单(见图1)。模拟输入电压(VIN)由采样/保持电路保持。为实现二进制搜索算法，N位寄存器首先设置在中间刻度(即：100....00，MSB设置为1)。这样，DAC输出(VDAC)被设为VREF/2，VREF是提供给ADC的基准电压。然后，比较判断VIN是小于还是大于VDAC。如果VIN大于VDAC，则比较器输出逻辑高电平或1，N位寄存器的MSB保持为1。相反，如果VIN小于VDAC，则比较器输出逻辑低电平，N位寄存器的MSB清0。随后，SAR控制逻辑移至下一位，并将该位设置为高电平，进行下一次比较。这个过程一直持续到LSB。上述操作结束后，也就完成了转换，N位转换结果储存在寄存器内[1-1]。图1.简单的N位SARADC架构图2给出了一个4位转换示例，y轴(和图中的粗线)表示DAC的输出电压。本例中，第一次比较表明VINVDAC，位2保持为1。DAC置为01102，执行第三次比较。根据比较结果，位1置0，DAC又设置为01012，执行最后一次比较。最后，由于VIN>VDAC，位0确定为1[1-2]。图2.SAR工作原理(以4位ADC为例)注意，对于4位ADC需要四个比较周期。通常，N位SARADC需要N个比较周...