数电本科总复习组合逻辑电路

精品文档---下载后可任意编辑一、推断题：1、FPGA 是可编程逻辑器件。 （ ）2、PLA 实现逻辑函数时，要求产生所有输入变量的最小项。（ ）3、PAL 器件仅对逻辑宏单元 OLMC 进行编程。（ ）4、GAL 是通用阵列逻辑器件，可以进行反复编程。（ ）5、用 ROM 实现组合逻辑时不对函数作任何简化。（ ）6、超前进位加法器比串行进位加法器慢。 （ ）7、优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）8、共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）9、半加器与全加器的主要区别是是否考虑来自低位的进位。（ ）10、MSI 是大规模集成电路。（ ）二、填空题：1、优先编码器 74LS148 输入为～，输出为、、。当使能输入端，，其余输入端为1 时，应为__________ ___。2、数据选择器是一种路输入,路输出的逻辑部件。3、组合逻辑电路任意时刻的输出仅仅取决于 A，与电路的 B 无关；而时序逻辑电路任意时刻的输出除与 A 有关外，还与 B 有关。则选项中的 A 是指，B 是指。4、利用共阴极接法组成的七段数码管显示数字 5 时，b,e 段接电平，a, c,d,f,g 段接电平。5、SSI 是指_____________，MSI 是指_____________。6、组合电路的输出只取决于 ___________而与______________无关。7、不仅考虑两个____________相加，而且还考虑来自__________相加的运算电路，称为全加器。8、译码器输入的是___________输出的是___________。9、一个 4 选 1 的数据选择器，应具有_____个地址输入端______个数据输入端。10、比较两个一位二进制数 A 和 B,当 A=B 时输出 F=1,则 F 的表达式是_________，当 A＞B 时输出 Y=1,则 Y 的表达式是_________。11、数字电路包括 和两大部分。12、数据选择器是一种路输入,路输出的逻辑部件; 而数据分配器则是一种路输入,路输出的逻辑部件。13、PLD 器件的基本结构包括 和 两部分。14、时序 PLA 由 ，和三部分组成。15、GAL 器件由，和三个主要部分组成。16、七段显示译码器 74LS47 有个输出端,分别对应七段显示器 。17、 可用作多路数据分时传输的逻辑门是门。18、 驱动七段数码管的译码器（CC14547）有个数据输出端。19、一个多位的串行进位加法器，最低位的进位输入端应。20、组合逻辑电路中的基本逻辑单元是，而时序逻辑电路中的基本逻辑单元是。三、选择题：1、一个四位二进制译码器,它的输出端有...