计算机组成原理第9章习题1第9章控制单元的功能例9.1设CPU内部采用非总线结构，如图9.1所示。（1）写出取指周期的全部微操作。（2）写出取数指令“LDAM”，存数指令“STAM”，加法指令“ADDM”（M均为主存地址）在执行阶段所需的全部微操作。（3）当上述指令均为间接寻址时，写出执行这些指令所需的全部微操作。（4）写出无条件转移指令“JMPY”和结果为零则转指令“BAZY”在执行阶段所需的全部微操作。MDRMARPCC2C1C5IRC3C7C4C0时钟C6C8ALU�控制信号CU�标志…控制信号ACMDRC9C10C12C11图9.1未采用CPU内部总线方式的数据通路和控制信号解：（1）取指周期的全部微操作如下：PC→MAR；现行指令地址→MAR1→R；命令存储器读M(MAR)→MDR；现行指令从存储器中读至MDRMDR→IR；现行指令→IROP(IR)→CU；指令的操作码→CU译码(PC)+1→PC；形成下一条指令的地址（2）①取数指令“LDAM”执行阶段所需的全部微操作如下：Ad(IR)→MAR；指令的地址码字段→MAR1→R；命令存储器读M(MAR)→MDR；操作数从存储器中读至MDRMDR→ACC；操作数→ACC②存数指令“STAM”执行阶段所需的全部微操作如下：Ad(IR)→MAR；指令的地址码字段→MAR计算机组成原理第9章习题21→W；命令存储器写ACC→MDR；欲写入的数据→MDRMDR→M(MAR)；数据写至存储器中③加法指令“ADDM”执行阶段所需的全部微操作如下：Ad(IR)→MAR；指令的地址码字段→MAR1→R；命令存储器读M(MAR)→MDR；操作数从存储器中读至MDR(ACC)+(MDR)→ACC；两数相加结果送ACC（3）当上述指令为间接寻址时，需增加间址周期的微操作。这3条指令在间址周期的微操作是相同的，即Ad(IR)→MAR；指令的地址码字段→MAR1→R；命令存储器读M(MAR)→MDR；有效地址从存储器中读至MDR进入执行周期，3条指令的第一个微操作均为MDR→MAR（有效地址送MAR），其余微操作不变。（4）①无条件转移指令“JMPY”执行阶段的微操作如下：Ad(IR)→PC；转移（目标）地址Y→PC②结果为零则转指令“BAZY”执行阶段的微操作如下：Z·Ad(IR)→PC；当Z=1时，转移（目标）地址Y→PC（Z为标记触发器，结果为0时Z=1）例9.2已知单总线计算机结构如图9.2所示，其中M为主存，XR为变址寄存器，EAR为有效地址寄存器，LATCH为暂存器。图中各寄存器的输入和输出均受控制信号控制，如PCi表示PC的输入控制信号，又如MDRo表示MDR的输出控制信号。假设指令地址已存于PC中，画出“ADDX，D”（X为变址寄存器XR，D为形式地址）和“STA*D”（*表示相对寻址，D为相对位移量）两条指令的指令周期信息流程图，并列出相应的控制信号序列。计算机组成原理第9章习题3图9.2单总线计算机结构示意解：（1）“ADDX，D”指令取指周期和执行周期的信息流程及相应的控制信号，如图9.3所示，图中Ad(IR)为形式地址。图9.3“ADDX，D”指令周期的信息流程及相应的控制信号（2）“STA*D”指令取指周期和执行周期的信息流程及相应的控制信号如图9.4所示，图中Ad(IR)为相对位移量的机器代码。ACCMQXIRPCXRMARMDRLATCHM状态Ki+EARR/WALU地址加法器MARo，R/W=R，MDRiADDX，DPC→Bus→MARM(MAR)→MDRMDR→Bus→IRPCo，MARiMARo，R/W=R，MDRiMDRo，IRi取指(PC)+1→PC(XR)+Ad(IR)→EAREAR→Bus→MARM(MAR)→MDRMDR→Bus→XLATCH→Bus→ACC(ACC)+(X)→LATCH指令执行周期XRo，Ad(IR)o，+，EARiEARo，MARiMDRo，XiACCo，Xo，Ki=+，LATCHiLATCHo，ACCi+1计算机组成原理第9章习题4图9.4“STA*D”指令周期的信息流程及相应的控制信号例9.3设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令的指令周期平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令的指令周期平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？由此可得出什么结论？解：根据主频为8MHz，得时钟周期为1/8=0.125μs，机器周期为0.125×2=0.25μs，指令周期为0.25×2.5=0.625μs。（1）平均指令执行速度为1/0.625=1.6MIPS。（2）若机器主频不变，机器周期含4个时钟周期，每条指令平均含5个机器周期，则指令周期为0.125×4×5=2.5μs，故平均指令执行速度为1/2.5=0.4MIPS。（3...
