1/1.I/O, ASDO: 在AS 模式下是专用输出脚，在PS 和JTAG 模式下可以当I/O 脚来用。在AS 模式下，这个脚是CII 向串行配置芯片发送控...
FPGA 笔试题目 一．填空题 1. 目前世界上有十几家生产CPLD/FPGA 的公司，最大的两家是：( )和 ( )。 答案：Xilinx、Altera 目的...
第 1 章 FPGA 基础知识 1.1 FPGA 设计工程师努力的方向 SOPC，高速串行I/O，低功耗，可靠性，可测试性和设计验证流程的优化等方面...
1 引言 现场可编程门阵列(FPGA)在结构上由逻辑功能块排列为阵列，并由可编程的内部连线连接这些功能块，来实现一定的逻辑功能。 FPGA ...
《 FPGA的最小硬件系统设计》项目设计 项目名称：基于EP1K10TC100-3芯片 的最小硬件系统设计 姓 名： 蒋 流 洲 院 系： 应用技...
FPGA 的数码管显示（Verilog） 按键与数码管显示 module key_led(clk_50M,key,duan_ma,wei_ma); input clk_50M; input [3:0] key;...
FPGA电源的方案设计
1 第一章 FPGA 概述 1、数字集成电路的发展 数字集成电路由最初的电子管、晶体管、中小规模集成电路、超大规模集成电路（VLSIC）发展...
FPGA 的 LVDS 介 绍 和 xilinx 原 语 的 使 用 方 法 中 文 说 明 低 压 差 分 传 送 技 术 是 基 于 低 压...
FPGA 实验报告 题目：用状态机实现序列检测器的设计 一.实验目的：用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。 二.实验...
altera cy clone 器件告别AS 下载模式,直接用JTAG 配置器件进行编程 看CYCLONE II 的器件手册时，看到一段关于配置器件的描述：可...
FPGA 流水线概括 之前一篇博文（流水线加法器设计（Verilog））介绍了2 级流水线4 位全加器，本来目的是和之前不运用流水线的加法器延...
FPGA流水灯实验
基于VerilogHDL 语言的FPGA 设计 课程作业 学院：电子工程学院 专业班级：集电11 级 3 班 姓名：朱潮勇学号：05116079 作业题目...
Page 1 XDC 约束技巧之时钟篇 Xilinx©的新一代设计套件Vivado 中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE 中...
无 沦 是 用 离 散 逻 辑 、 可 编 程 逻 辑 ， 还 是 用 全 定 制 硅 器 件 实 现 的 任 何 数 字 设 计...
数字钟设计 一、实验目的： 通 过 设 计 实 例 ， 深 入 理 解 自 顶 向 下 设 计 方 法 ， 系 统 设 计 规 范...
第1节 Verilog HDL语言简介 Verilog HDL语言简介 Verilog HDL和VHDL是目前世界上最流行的两种硬件描述语言（HDL：Hardware Descript...
Vb 开办上海电力学院 课程设计报告 信息工程系 抢答器设计报告 一、 设计目的： 本课程的授课对象是电子科学与技术专业本科生，是电...
FPGA抗单粒子效应设计概述
